發明
中華民國
091110538
I 203620
三維微結構之製造方法
國立清華大學
2004/06/21
本發明揭示一種三維微結構之製造方法。其採用厚膜光阻以半導體製程在基材上形成多層重 疊的微結構。藉由控制曝光之劑量(dosage)及利用抗反射層吸收曝光之光線,可在厚膜光阻 中形成埋置的微通道。重複相同的製程可將多層的微結構疊置在一起,上下層之微通道 (micro channel)也可形成相互連通的三維通路。
本部(收文號1050027638)同意該校105年4月21日清智財字第1059002057號函申請終止維護專利
智財技轉組
03-5715131-62219
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院