發明
中華民國
106119379
I 630611
單端無載式靜態隨機存取記憶體
國立中山大學
2018/07/21
本設計提出之單端讀寫無負載式6T靜態隨機存取記憶體如圖一所示,由一組背對背超高臨界電壓PMOS 電晶體M301 與M302 加強資料鎖存能力與降低漏電流,以兩個超低臨界電壓NMOS 電晶體M303 與M304,提高讀取與寫入資料的驅動電流,並組成寫入輔助迴圈(Write-assist loop) 形成單端操作的記憶體單元,利用WA (Write Access) 與WAB (Write Access Bar) 訊號控制記憶體單元寫入資料0 或資料1,以一個超低臨界電壓NMOS 電晶體M305 作為字元線控制(Word-line Controlled, WLC) 電晶體,並加入一低臨界電壓PMOS電晶體M306,提供記憶體單元內獨立的漏電流路徑,避免因為預放電路徑長時間的關閉,而導致漏電流在待機狀態時破壞記憶體單元資料。 The design of singled-ended 6T Load-less SRAM are composed of two back to back ultra-high Vth PMOS M301 and M302 to increase data-latch ability and decrease leakage current, two ultra-low Vth NMOS M303 and M304 to increase drive current and build up a write-assist loop, ultra-low Vth NMOS M305 as word-line controlled(WLC), low Vth PMOS M306 to provide a leakage current path of SRAM cell.The signal of WA and WAB are used to control SRAM cell write/read data.
本部(收文號1100028412)同意該校110年5月19日中產營字第1101400528號函申請終止維護專利(中山)
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院