發明
中華民國
098134212
I 380566
降壓轉換器電路
國立中山大學
2012/12/21
本發明係關於一種直流對直流降壓轉換器,尤其是關於一種可增加允許輸入電壓範 圍至次三倍電源電壓(VDD)的電源轉換電路。本發明採用一堆疊式功率電晶體架構,並 配合電壓轉換電路與控制電路,其特徵為僅使用標準CMOS 積體電路製程而不需高壓 製程,即可解決閘極氧化層過壓問題及漏電流路徑,可有效地降低晶片製作成本。 A DC/DC buck converter circuit is proposed in this invention. It is particularly related to a power management circuit, which can accommodate the range of input voltage to sub-3×VDD voltage. The invention includes stacked power MOSFETs, a voltage level converter and a controller. It can be realized by a typical logic CMOS process without using any high voltage process to resolve gate-oxide reliability and leakage current problems. Therefore, the cost can be reduced.
本部(收文號1040083830)同意該校104年11月20日中產營字第1041400247號函申請終止維護專利
產學營運及推廣教育處
(07)525-2000#2651
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院