記憶體裝置及其操作方法「LOW-VOLTAGE LOW-POWER MEMORY DEVICE WITH READ, WRITE, HOLD, AND STANDBY ASSIST VOLTAGES AND OPERATION METHOD THEREOF」

專利類型

發明

專利國別 (專利申請國家)

美國

專利申請案號

17/073,672

專利證號

US 11,404,112 B2

專利獲證名稱

記憶體裝置及其操作方法「LOW-VOLTAGE LOW-POWER MEMORY DEVICE WITH READ, WRITE, HOLD, AND STANDBY ASSIST VOLTAGES AND OPERATION METHOD THEREOF」

專利所屬機關 (申請機關)

國立中正大學

獲證日期

2022/08/02

技術說明

鑑於現有靜態隨機存取記憶體(SRAM)元件設計技術面臨新時代電子產品(包括物聯網及大數據運算)要求抗變異及超低功耗設計目標所呈現的不完整性及嚴峻挑戰，本發明提出一種新型低電壓低功耗SRAM元件設計技術；其使用了一體考量之讀、寫、保持、與待機四種狀態輔助電壓設計之電路與方法，來讓SRAM元件於保持狀態擁有抗雜訊能力、且增加讀取狀態穩定度、增加寫入狀態之寫入邊際、同時降低保持與待機狀態之漏電功耗、甚至達成高速操作之特性。本發明的實施例，一方面降低針對在保持狀態且未被存取(讀或寫)的細胞元進行降低其等效供電電壓、二方面提高在主動模式中要進行存取的細胞元之等效供電電壓、而進一步降低在待機模式的細胞元之等效供電電壓。本發明除了實現讀取穩定性和及雜訊免疫目的外，更實現了全程全面（讀、寫、保持、和待機狀態）功率降低的目標。上述等效供電電壓被定義為所述細胞元之本地電源電壓和源極電壓之間的電壓差。 對於其中所述可以接收讀、寫、保持、與待機四種狀態輔助電壓的SRAM元件實施例中，SRAM細胞元可以是傳統的差分6T細胞元(具有一條電源線、一條源極電壓線、一條字元線、和一對差動位元線)，或通用可分割控制型（GSC）6T細胞元(具有三條可本地控制電源線、四條可本地控制源極電壓線、兩條可本地控制字元線、和兩條可獨立存取位元線)。 根據各種實施例，一個或多個SRAM元件可以包括(1)三個本地輔助電源電壓節點和一個相關的輔助電壓產生裝置(例如一個產生器電路)，用於驅動本地輔助電源電壓節點以產生各自的輔助電源電壓，(2)四個本地輔助源極電壓節點和一個相關的輔助電壓產生裝置(例如一個產生器電路)，用於驅動本地輔助源極電壓節點以產生各自的輔助源極電壓，及(3)兩個本地輔助字元線電壓節點和一個相關的輔助電壓產生裝置(例如一個產生器電路)，用於驅動本地輔助字元線電壓節點以產生各自的輔助字元線電壓。在各種實施方案中，生成的輔助源極電壓可以增加讀取穩定性、在讀取操作期間降低半讀選擇干擾(read half-select; rHS)、和保持和待機狀態期間可以減小漏電流。在各種實施方案中，所產生的輔助電源電壓可以在寫入操作期間增加寫入邊際和/或在保持或待機狀態期間可以減小漏電流。在各種實施方案中，所產生的輔助字元線電壓可以降低讀取和rHS干擾。 在各種實施方案中，所述讀取的輔助方案可以包括僅運用輔助源極電壓於GSC 6T細胞元、或一起運用輔助源極電壓和輔助字元線電壓於差動6T細胞元。在各種實施方案中，所述寫入的輔助方案可以包括一起運用輔助電源電壓和輔助源極電壓於GSC 6T細胞元、或一起運用輔助電源電壓、輔助源極電壓、及輔助字元線電壓於於差動6T細胞元。在各種實施方案中，所述保持與待機輔助方案可以包括運用輔助源極電壓於GSC 6T細胞元和差分6T細胞元。 對於各種實施方案中，被認為是用於本發明的各種實施例的特性的其他特徵在所附權利要求中闡述。

備註

連絡單位 (專責單位/部門名稱)

技術移轉授權中心

連絡電話

05-2720411轉16001

網址