半導體元件之銅導線鑲嵌製程

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

091011

專利證號

181212

專利獲證名稱

半導體元件之銅導線鑲嵌製程

專利所屬機關 (申請機關)

財團法人國家實驗研究院

獲證日期

2003/07/11

技術說明

本發明揭示一高可靠性的銅導線鑲嵌製程，藉由選擇性的化學沉積法，覆蓋一金屬阻障層於 平坦化後的銅導線上。如此能有效地增強該銅導線之抗電子遷移的能力、降低碟狀凹陷對平 坦度的影響以及降低導線間層在介面處的漏電流。除此之外，利用具有低介電常數的介電層 作為該銅導線的蓋層，能進一步地降低該銅導線系統之整體有效介電常數。

備註

連絡單位 (專責單位/部門名稱)

國研院技術移轉中心

連絡電話

02-66300686

網址