發明
中華民國
098145348
I 396282
雙載子電晶體
國立清華大學
2013/05/11
半導體產業蓬勃發展,相對提供之積體電路往往針對縮小尺寸為重要考量。本發明是有關於一種半導體元件,且特別是有關於一種雙載子電晶體。一種雙載子電晶體在揭露,其包括井、第一、第二、第三摻雜區、介電層、閘極、間隔物與插塞。第一、第二、第三摻雜區位於井中,其中第二摻雜區位在第一、第三摻雜區之間。介電層位於井之上方,閘極位於介電層之上方,間隔物位於閘極與介電層外圍,且間隔物環繞閘極與介電層之外側,插塞接觸閘極。第一摻雜、第二摻雜區各有一部份與間隔物連接。 A BJT is disclosed herein, which includes a well, first, second and third doped regions, an oxide layer, an gate electrode, a spacer and a plug. The first, second and third doped regions are disposed in the well, where the second doped region is between the first and third doped regions. The oxide layer is disposed over the well. The gate electrode is disposed over the oxide layer. The spacer surrounds the gate electrode and the oxide layer. The plug is connected with the gate electrode. A portion of the first doped region is connected with the spacer, as well as a portion of the second doped region is connected with the spacer.
本部(收文號1070086727)同意該校107年12月20日清智財字第1079008172號函申請申請終止維護專利。
智財技轉組
03-5715131-62219
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院