低複雜度低密度同位元檢查碼解碼器之記憶體配置方法及其解碼器結構

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098141975

專利證號

I 425519

專利獲證名稱

低複雜度低密度同位元檢查碼解碼器之記憶體配置方法及其解碼器結構

專利所屬機關 (申請機關)

財團法人國家實驗研究院

獲證日期

2014/02/01

技術說明

本發明是關於低密度同位元檢查碼（Low-Density Parity-Check Codes, LDPC Codes）解碼器的架構設計，尤其是關於此架構中記憶體配置之設計方法。習知的，LDPC解碼器之部分平行架構的設計上，為了避免列區塊及欄區塊的記憶體存取問題，通常會將記憶體以循環矩陣為單位分成區塊(Memory Block)以利資料儲存，此方法的優點就是設計概念簡單且容易完成晶片實現，但當組成同位元檢查矩陣的循環矩陣數目很多時，所需使用的記憶體區塊也會非常的多，就硬體設計層面上之考慮，小容量的記憶體區塊之增加會造成硬體成本增加及功率消耗上的浪費。鑑於上述習知設計方法之缺點，本發明之目的在於提出一有效率的記憶體配置之方法。一種將多個小容量的記憶體區塊組合、整併成大容量的記憶體群組的設計方法，其可減少記憶體使用面積及資料讀寫的功率消耗，使使用本發明技術之LDPC碼解碼器可維持在習知的解碼速度條件下具有低面積及低功效消耗之特點，以符合高速、低功效消耗及微小化之通訊產品之需求。

備註

本部(收文號1080079312)同意該院108年12月11日國研授半導體企院字第1081301803號通報專利終止維護案。

連絡單位 (專責單位/部門名稱)

國研院技術移轉中心

連絡電話

02-66300686

網址