發明
美國
17/371,264
US 11,611,136 B2
Power divider/combiner
國立暨南國際大學
2023/03/21
一種功率分配器/結合器,包含: 一第一傳輸線,包括第一及第二傳輸部,該等第一及第二傳輸部各自具有一第一端及一 第二端,該第一傳輸部的該第一端用於接收或輸出一具有一目標波長的信號,該第二傳 輸部的該第一端連接該第一傳輸部的該第二端,且該第二傳輸部的該第二端短路,該等 第一及第二傳輸部各自的長度是該目標波長的四分之一;及 第二與第三傳輸線,該等第二與第三傳輸線各自設置在該第一傳輸線附近,且與該第一 傳輸線相間隔,以各自與該第一傳輸線建立電磁耦合,該等第二與第三傳輸線各自具有 一開路的第一端,及一第二端,該等第二與第三傳輸線的該等第二端用於共同輸出或接 收一對具有該目標波長且同相的信號,該等第二與第三傳輸線各自的長度是該目標波長 的四分之一。 We present the design and analysis of coupled-line-based Ka-band CMOS power dividers. A single spiral structure with a symmetrical layout is adopted to achieve a miniature area and small amplitude imbalance (AI) and phase difference (PD) performance.
研究發展處創業育成中心
049-2910960
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院