具共用電路的時間延遲積分器結構

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

101121184

專利證號

I 434571

專利獲證名稱

具共用電路的時間延遲積分器結構

專利所屬機關 (申請機關)

財團法人國家實驗研究院

獲證日期

2014/04/11

技術說明

本發明為一種具共用電路的時間延遲積分器結構，其第一種實施態樣包括一共用的回授型運算放大電路、一第一控制單元、複數個第二控制單元、及一時脈電路。本發明之第二種具共用電路的時間延遲積分器結構實施態樣包括一共用的主動電路模組、一第三控制單元、複數個第四控制單元、及一組時脈電路產生之時脈訊號。藉由本發明之具共用電路的時間延遲積分器結構之設置進行信號累加時，不但不須另外設計加法器電路，更因電路共用的實施大幅縮小整體電路結構，降低了積體電路製造時的電晶體數量，節省下可觀的製造成本。 The present invention discloses a circuit sharing time delay integrator structure. The major composing elements of this circuit sharing time delay integrator structure are: a sharing circuit, a first control block, a plurality of second control blocks and a timing set generated by a timing generator circuit. The sharing circuit can be an OP-AMP, an active load, or any of a variety of combinations used in signal accumulation applications. With the implementation of the present invention to applications of signal accumulations, the necessity of an adder circuitry is eliminated, the overall circuitry and hence the total amount of transistors required when producing the integrated circuit is massively reduced, and thus a great cost reduction and better timing and power efficiency can all be thereof achieved.

備註

本部(收文號1080079312)同意該院108年12月11日國研授半導體企院字第1081301803號通報專利終止維護案。

連絡單位 (專責單位/部門名稱)

國研院技術移轉中心

連絡電話

02-66300686

網址