發明
美國
15/264,599
US 9,715,922 B1
Single port SRAM memory cell driven by two word lines in asynchronous manner and memory employing the same
國立成功大學
2017/07/25
在無線感測網路的應用中,功率消耗為重要的考量之一,為了延長這些應用的使用時間,會需要低功率的系統晶片,而在這些系統晶片的功率消耗中,又以靜態隨機存取記憶體佔極大部分,為了能夠降低功率消耗,至今已經提出了許多低功率技巧,其中調降電壓(voltage scaling)至近臨界電壓(near-threshold voltage)或次臨界電壓(sub-threshold voltage)為非常有效的方法之一,然而在近臨界電壓及次臨界電壓的操作中,會遭遇更嚴重的PVT變異。8T的去耦讀取埠(read-decoupled port)的設計能夠提供靜態隨機存取記憶體在超低電壓區域操作,然而,除了增加面積付出,亦尚未解決假讀狀態的問題。因此在本技術中,為解決超低電壓與製程變異所造成的存取錯誤,提出了單端6T記憶體單元以及非同步WL開啟技術,能夠同時提升讀取狀態與假讀狀態的雜訊邊際,並在維持高雜訊邊際的同時,不會犧牲掉記憶體陣列的面積密度。利用本技術所完成的靜態隨機存取記憶體能夠正確地操作在超低電壓範圍,提供超低功率消耗的優勢。 Power consumption is one of important issues in power constraint applications such as wireless sensor networks (WSN). For these power constraint applications, we need a low power system-on-a-chip (SoC) to extend life time. In breakdown of power consumption, SRAMs are major sources of power consumption in the SoC. To reduce power consumption, scaling supply voltage into near-threshold region or sub-threshold region is one of effective techniques. However, severe variations may occur in near-threshold region and sub-threshold region.
企業關係與技轉中心
06-2360524
版權所有 © 國家科學及技術委員會 National Science and Technology Council All Rights Reserved.
建議使用IE 11或以上版本瀏覽器,最佳瀏覽解析度為1024x768以上|政府網站資料開放宣告
主辦單位:國家科學及技術委員會 執行單位:台灣經濟研究院 網站維護:台灣經濟研究院