高精確度之半導體元件參數萃取方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

105105078

專利證號

I 606357

專利獲證名稱

高精確度之半導體元件參數萃取方法

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2017/11/21

技術說明

本發明係一種準確萃取CMOS元件中源極/汲極延伸區與閘極之交疊區長度(LSDE) 以及有效通道長度(Lch)的方法。首先，利用第一發明人既有之專利US patent 8,691,599 B2的方法萃取出閘極長度(Lg)與等效總通道寬度(Weff)，接著在off-state的情況下即VG=VG=VS=VB=0V，進行高頻S參數量測，並轉為Y參數以進行openM1 deembedding得到本質Y參數。利用本質Y參數可進一步轉換為閘極/汲極電容(Cgd0)與閘極/源極電容(Cgs0)，相加即為off-state閘極電容(Cgsd0)。此off-state閘極電容即Cgsd0僅包含總雜散電容(Cgsd,fr)與交疊區電容(Cov)，其中總雜散電容Cgsd,fr可以利用Raphael進行三維電容模擬，然後代入已知Weff計算得到。之後，經由Cgsd0減去Cgsd,fr可得到交疊區電容Cov。最後，利用Lg、Cox(inv)、Cov以及Weff，求出交疊區長度(LSDE) 與有效通道長度(Lch)。 A new method is invented for the extraction of the source/drain extension to gate overlap length (LSDE) and the effective channel length (Lch). First, our previous US patent 8,691,599 B2 is used to extract the gate length (Lg) and effective channel width (Weff). Then, high-frequency S-parameters are measured at the off-state and openM1 deembedding is performed on the Y-parameters to achieve the intrinsic Y-parameters, which can be used to determine the off-state gate to drain and source capacitances (Cgd0, Cgs0). The sum of Cgs0 and Cgs0 is defined as Cgsd0, which consists of the gate to source/drain fringing capacitances (Cgsd,fr) and the source/drain extension to gate overlap capacitance (Cov). Herein, Cgsd,fr is given by the sum of CofWeff and Cf(poly-end)NF, calculated by Raphael simulation. Thus, Cov is obtained by subtracting Cgsd,fr from Cgsd0. Finally, LSDE can be determined by a simple formula with Cox(inv), Cov, and Weff, and Lch is easily calculated by Lch=Lg-2LSDE

備註

本會(收文號1120019924)同意該校112年4月7日陽明交大研產學字第1120010771號函申請終止維護專利(國立陽明交通大學)

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址