可降低能量耗損之逐次逼近暫存式類比數位轉換器

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

100131873

專利證號

I 441456

專利獲證名稱

可降低能量耗損之逐次逼近暫存式類比數位轉換器

專利所屬機關 (申請機關)

國立臺灣師範大學

獲證日期

2014/06/11

技術說明

本專利提出一種創新的浮動式電容切換技術，用於逐次逼近暫存式類比數位轉換器(successive approximation register analog- to-digital converter, SAR ADC)架構。此切換技術使得SAR ADC的能量能有效的利用，以得到最佳的節能效果。 a. DAC電容陣列的切換順序，由最小的單位電容(C)開始依序切換到最大的電容(2^(N-2)C)。每次的動作都只切換一個電容，使得DAC轉換出來的電壓能逼近輸入信號，而其餘尚未切換的電容則維持在浮接狀態。有別於傳統SAR ADC由最大電容切換至最小電容的順序，浮動式電容切換技術的目的在使得電容切換時的功率降到最低。 b. 在傳統的SAR ADC中只會採用正負兩種參考電壓。而在所提出的浮動式電容切換技術中，可切換的電壓位準有三種，分別為正參考電壓Vref+，共模位準電壓Vcm，以及負參考電壓Vref-。 c. 在電容陣列中，大於等於4C的電容，會先以兩倍最小電容(2C)為單位，進行二的冪次方做分割，得到不同大小的子電容。以10位元為例，4C = 2C+2C，8C = 4C +2C+2C，…，256C = 128C+64C+...+2C+2C)。在比較器產生第二次的比較結果後，會有個預先設定機制，決定出這些尚未進行切換的子電容，它們即將要切換的參考電壓。而這些子電容將會以大到小的順序，從比較結果位元9到位元2，依序設定出它們所要切換的參考電壓。然而，這只是預先設定機制，實際的切換時間，則是根據規則a，仍由最小電容依序切換至最大電容(在此例子中，2^(N-2)C = 256C)。 The innovative floating capacitor switching technology for successive approximation register analog-to-digital converters. This switching technology makes the switching energy of DAC capacitive array can be significantly reduced. The switching sequence of the DAC capacitor array is from the smallest unit capacitor to the maximum. Only one capacitor is switched each time while the rest capacitors have not yet switched are maintained in a floating state. In the proposed floating capacitor switching technique, three kinds of reference voltages are used for DAC capacitive switching. In the DAC capacitive array, the capacitors whose capacitance greater than or equal to 4C will be partitioned into some sub-capacitors based on the capacitor 2C as the unit cell. So, the capacitors can be expressed of a summation of binary-weighted capacitors. Starting from the second comparison result, a pre-setting mechanism decides the reference voltages of sub-capacitors which have not yet been switched.

備註

本部(發文號1100066083)同意貴校110年10月29日師大研合字第1101028358號函申請終止維護專利。(師大)

連絡單位 (專責單位/部門名稱)

產學合作組

連絡電話

77341329

網址