以六電晶體為基礎架構之靜態隨機記憶體陣列

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

101106197

專利證號

I 517155

專利獲證名稱

以六電晶體為基礎架構之靜態隨機記憶體陣列

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2016/01/11

技術說明

這個技術提供了可以量測標準六顆電晶體式靜態隨機存取記憶體之靜態雜訊邊界之測試架構。在這個技術當中，讀取靜態雜訊邊界被分為讀取干擾電壓與反相器轉態電壓兩項。並且記憶體單元被修改成可以直接地從靜態隨機存取記憶體陣列中得到讀取干擾電壓與反相器轉態電壓的直流電壓準位。寫入邊界則是採用變動位元線的電壓準位，去觀察在各個電壓準位下，記憶體單元的寫入成功與否。這項技術可以提供設計者清楚地得知記憶體單元因為製程漂移而產生的特性曲線分布，亦可得知因負偏壓溫度效應與正偏壓溫度效應所導致的長時穩定度劣化現象。 This invention provides several test structures to measure the noise margin of standard 6T SRAM. In this technique, RSNM is separated into the difference of Read Disturb Voltage and Inverter Trip Voltage. And cell is modified to directly get the DC voltage of each Read Disturb Voltage and Inverter Trip Voltage from the SRAM Array. Write margin measurement in this test macro adopts the DC write test scheme which is to set BL voltage and check whether the cell writes successfully or not. This invention can help designers to realize the distribution of cell characteristics due to process variation and the long-term degradation induced by NBTI and/or PBTI.

備註

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址