具有埋藏層的薄膜電晶體及其製造方法

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

095132357

專利證號

I 317173

專利獲證名稱

具有埋藏層的薄膜電晶體及其製造方法

專利所屬機關 (申請機關)

國立中山大學

獲證日期

2009/11/11

技術說明

本發明是一種具有埋藏層的薄膜電晶體及其製造方法，該薄膜電晶體包含一閘極電極、一絕緣並罩覆該閘極電極的介電層、一形成在該介電層上並可對應該閘極電極施加的電壓而成電導通狀態的通道層、一與該通道層相歐姆接觸並具有相間隔的二層部的接觸層，及分別形成在該接觸層二層部上並彼此間隔且相對的汲極電極與源極電極，特別的是，該薄膜電晶體更具有一形成在該介電層上並對應位於該閘極電極上方且可導電的埋藏層，此埋藏層可以提高薄膜電晶體的導通電流，降低操作電壓，並可改善可靠度。 The present invention relates to a novel structure of amorphous silicon thin film transistor. A butied layer is introduced into the amorphous silicon in addition to the conventional inverted staggered amorphous thin film transistor. The path of the current in the TFT’s could be seen as a series of the resistance. The total resistance includes the parasitic resistance and the channel resistance. For the reason, the TFT’s performance could be enhanced by decreasing any part of the total resistance. The channel resistance is reduced by introducing the buried layer. Hence, the performance of the transconductance, the on current and the threshold voltage of the TFT’s is suitable for large－area, high－resolution liquid crystal displays.

備註

本部(收文號1040083830)同意該校104年11月20日中產營字第1041400247號函申請終止維護專利

連絡單位 (專責單位/部門名稱)

產學營運及推廣教育處

連絡電話

(07)525-2000#2651

網址