應用於晶片封裝與電路板共同設計之晶片接腳指定設計方法及其程式產品

專利類型

發明

專利國別 (專利申請國家)

中華民國

專利申請案號

098121373

專利證號

I 399659

專利獲證名稱

應用於晶片封裝與電路板共同設計之晶片接腳指定設計方法及其程式產品

專利所屬機關 (申請機關)

國立交通大學

獲證日期

2013/06/21

技術說明

一種應用於晶片封裝與電路板共同設計之晶片接腳指定設計方法，其步驟包含接受設定接腳規格與需求、產生複數個接腳圖塊、接腳模塊的架構與群組化及接腳模塊的平面位置再配置；其中，依據規格與需求產生各接腳圖塊，而接腳模塊與電路板的組件之配置位置對應，並且每一接腳模塊包含一種接腳圖塊以及一電源接腳模塊，各接腳模塊繞設於該晶片之四個邊，並透過群組化及平面位置再配置之過程，進行封裝面積的最佳化。 製程技術日益精進，晶片的積集度快速的增加，讓晶片接腳的指派工作日益困難。 目前既有的接腳指派，晶片的設計者通常依據經驗法則進行接腳指派，當考慮到晶片接腳指派的價格（與封裝面積有關）與接腳訊號效能之間的因素時，設計者必須不斷的測試，才能夠得到比較良好的接腳指派，因為，前述的晶片封裝價格與封裝面積有關，而接腳排列又影響了接腳訊號的品質，其必須考慮的因素繁複，因此經常造成設計者以人工進行接腳指派時之困擾。舉例而言，設計者在取得晶片接腳的必須設計參數與規格（訊號工作頻率、I/O特性需求、電源設計、電壓準位…等）之後，再依據該些設計參數與規格逐一進行接腳指派以及初步獲得一符合規格的封裝尺寸，這個過程必須耗費約一個星期。前述既有的接腳指派除了過程中必須反覆的測試與調整之外，所完成指派的接腳並沒有妥善的考慮訊號的電氣特性（如抗干擾、串音等），以及沒有辦法配合印刷電路板之組件進行接腳指派協同設計以改良電路板繞線網路複雜度及佈線品質，使整體設計過程產生過度依賴人力、設計時間冗長而產生成本增加、無法協同印刷電路板之組件之位置進行接腳指派而造成繞線效能降低等問題。

備註

本部(收文號1080035227)同意該校108年6月4日交大研產學字第1081004865號函申請終止維護專利。

連絡單位 (專責單位/部門名稱)

智慧財產權中心

連絡電話

03-5738251

網址